本研究室では、量子コンピュータ関連基盤技術の開発、ナノ量子デバイス物理、量子情報エレクトロニクスの研究に取り組んでいます。国内外の研究機関と共同研究も推進しています。
社会のシステムが複雑になってきているため、従来のコンピュータでは解けない問題が増加しています。量子コンピュータが実現されれば、解決できると言われています。量子コンピュータは、大学で学ぶ「量子力学」の原理を使った全く新しいコンピュータです。
量子コンピュータの実用化には数十年以上かかると言われていました。しかし、近年、GoogleやNASA、IBM、Intel、Microsoftなどが研究開発に乗り出し、ある種の量子コンピュータは既に使われ始めています。研究開発を進めて性能を高めていくことで、医薬品の効率的な開発、生命現象の解明、医療画像処理、自動車渋滞の解消、宇宙物理のシミュレーション、投資判断、ロボティクス、人工知能への応用などができると期待されています。
従来のコンピュータは、０と１の２進数によるデジタル信号を用いていますが、量子コンピュータでは、０でもあり１でもある量子力学的な重ね合わせ状態を用います。０でもあり１でもある量子力学的な重ね合わせ状態を作り、その状態がノイズなどに乱されてしまう前に、必要なゲート操作を行うことができれば、量子コンピュータの候補となり得ます。超伝導体を用いる量子コンピュータの研究開発が進んでいますが、半導体を用いる量子コンピュータも多くの利点があり、注目されています。
本研究室では、半導体量子コンピュータに繋がる基盤技術という工学的な研究と、関連する物理の解明という基礎学術的な研究の両方を推進しています。
- 拡張性のある量子ビット読み出し技術の開発
- AIを用いた半導体量子ドットデバイスの自動調整
- 半導体量子ビットのRF反射測定に関する研究
- 物理形成p型シリコン量子ドットにおけるホールスピン操作
- 量子ビット集積化に向けた３重量子ドット開発
- 直列３重量子ドットにおける長距離相互作用の研究
- 集積に適したシリコン量子ドットデバイス構造の検討
- 大規模集積化に向けたNISQ構造の提案
- 極低温CMOS回路と半導体量子ビットデバイスの統合
- 正孔スピン量子ビット集積化に向けたゲルマニウム量子ドットの研究
- シリコン系における表面弾性波を用いた単一電子輸送技術の開発
- シリコン量子ドットにおけるノイズ解析とノイズ相関
- 大規模量子コンピュータに向けたホットシリコン量子ビットの実現
拡張性のある半導体量子ビット読み出し技術の開発
量子コンピュータの大規模化には、多数の量子ビットの状態を高速かつ高精度に測定する読み出し技術が不可欠です。半導体量子ビットでは、電子のスピン状態を電荷の変化に変換し、近傍に配置した電荷センサーから得られる微小な信号を検出することで量子状態を読み出します。しかし、量子ビット数の増加に伴って測定配線の本数や読み出し回路の消費電力が増大すると、極低温環境への熱流入や実装面積が大きな制約となります。
本研究室では、量子ドットから得られる微小信号を極低温環境で低雑音に増幅し、高速に検出するための読み出し回路技術を研究しています。特に、低消費電力で動作する半導体増幅素子に着目し、増幅率、雑音、周波数応答、発熱などの基本特性を評価するとともに、シリコン量子ドットデバイスと組み合わせた測定を行っています。読み出し速度や感度だけでなく、冷凍機内での配線、回路の実装性、消費電力も含めて測定系全体を評価することで、多数の量子ビットに展開可能な読み出し技術の確立を目指しています [1]。
参考文献
[1] M. J. Curry, M. Rudolph, T. D. England, et al.,
“Single-Shot Readout Performance of Two Heterojunction-Bipolar-Transistor Amplification Circuits at Millikelvin Temperatures,”
Scientific Reports, 9, 16976 (2019).
AIを用いた半導体量子ビットデバイスの自動調整
量子コンピュータを実用化するためには、数百万個という膨大な数の量子ビットを同時に、かつ正確に制御する必要があります。しかし、ナノスケールの半導体量子ドットデバイスには個体差があるため、現在は数ビットの小規模回路でさえも、熟練の研究者が数日間かけて、各量子ドットに最適なゲート電圧を探索・調整しており、これが大規模化への大きな壁となっています。本研究室では、この調整プロセスを自動化するため、最新の機械学習（AI）アルゴリズムを導入した研究を推進しています。最近では、モデルベース強化学習を用いた手法でシリコン量子ドットの測定データを用い、98%の成功率での自動調整に成功しました [1]。現在は、より大規模化・汎用化を目指して研究を進めています。
モデルベース強化学習による自動調整の概念図
測定データ上での自動調整 
図1：量子ビット制御のイメージ図 [3] 
図2：従来の実装とアクティブインターポーザ上へのフリップチップ実装の比較 [2]
参考文献
[1] C. Kondo, R. Mizokuchi, J. Yoneda, and T. Kodera, “Environment model construction toward auto-tuning of quantum dot devices based on model-based reinforcement learning,” APL Machine Learning, 3, 016114 (2025).
[1] C. Kondo, R. Mizokuchi, J. Yoneda, and T. Kodera, “Environment model construction toward auto-tuning of quantum dot devices based on model-based reinforcement learning,” APL Machine Learning, 3, 016114 (2025).
半導体量子ビットのRF反射測定に関する研究
半導体量子ビットの読み出し手法の1つにRF反射測定があります。これは量子ビットデバイスにインダクタやキャパシタからなる整合回路を介して100MHz~2GHz程度のRF波を入射し、量子ビットの状態に応じた反射率変化を読み出す手法で、高速で高感度な測定が可能であることが特徴です。一方、低温でのインピーダンスマッチングが困難である、集積化に向けて同軸線や増幅器、減衰器、整合回路等の必要なコンポーネントの体積が大きいなどの課題も多くあり、電気回路やマイクロ波工学の知見も取り入れながら課題を解決するための研究に取り組んでいます。例を挙げると、極低温で操作するバラクタ(可変キャパシタ)を用いたインピーダンスマッチングの調整 [1]、mixed-mode伝送による配線間のクロストーク低減方法の提案 [2]、周波数多重化に向けた従来のLC整合回路を凌駕する調整可能性を持ったLL整合回路の実証 [3,4]などを実施してきました。現在もIQ符号化を用いた読み出し、低雑音かつデバイスとオンチップ統合可能なパラメトリック増幅器の作製、低温で動作する発振器の活用など様々なRF反射測定に関する研究を進めています。
RF反射測定の測定系 [5]
参考文献
[1] S. Bugu, S. Nishiyama, K. Kato, Y. Liu, S. Murakami, T. Mori, T. Ferrus, and T. Kodera, “4.2 K sensitivity-tunable radio frequency reflectometry of a physically defined p-channel silicon quantum dot,” Scientific Reports, 11, 20039 (2021).
[2] M. Machida, R. Mizokuchi, J. Yoneda, T. Tomura, and T. Kodera, “Mixed-mode RF reflectometry of quantum dots for reduction of crosstalk effects,” Jpn. J. Appl. Phys., 62, SC1086 (2023).
[3] J. Kamioka, R. Matsuda, R. Mizokuchi, J. Yoneda, and T. Kodera, “Evaluation of a physically defined silicon quantum dot for design of matching circuit for RF reflectometry charge sensing,” AIP Advances, 13, 035219 (2023).
[4] S. Nishiyama, R. Mizokuchi, R. Matsuda, J. Kamioka, J. Yoneda, and T. Kodera, “Inductor-shunted matching circuits for enhanced frequency multiplexibility in RF single electron transistors in silicon,” Appl. Phys. Lett., 126, 094001 (2025).
[5] 米田淳、溝口来成、小寺哲夫, 「シリコン量子ドット単一キャリアスピンの高周波反射計測」, 固体物理, 56, 265-276 (2021).
[1] S. Bugu, S. Nishiyama, K. Kato, Y. Liu, S. Murakami, T. Mori, T. Ferrus, and T. Kodera, “4.2 K sensitivity-tunable radio frequency reflectometry of a physically defined p-channel silicon quantum dot,” Scientific Reports, 11, 20039 (2021).
[2] M. Machida, R. Mizokuchi, J. Yoneda, T. Tomura, and T. Kodera, “Mixed-mode RF reflectometry of quantum dots for reduction of crosstalk effects,” Jpn. J. Appl. Phys., 62, SC1086 (2023).
[3] J. Kamioka, R. Matsuda, R. Mizokuchi, J. Yoneda, and T. Kodera, “Evaluation of a physically defined silicon quantum dot for design of matching circuit for RF reflectometry charge sensing,” AIP Advances, 13, 035219 (2023).
[4] S. Nishiyama, R. Mizokuchi, R. Matsuda, J. Kamioka, J. Yoneda, and T. Kodera, “Inductor-shunted matching circuits for enhanced frequency multiplexibility in RF single electron transistors in silicon,” Appl. Phys. Lett., 126, 094001 (2025).
[5] 米田淳、溝口来成、小寺哲夫, 「シリコン量子ドット単一キャリアスピンの高周波反射計測」, 固体物理, 56, 265-276 (2021).
物理形成p型シリコン量子ドットにおけるホールスピン操作
シリコン中のホールスピンは核スピンとの超微細相互作用が小さく、長いコヒーレンス時間を持つとされています。また強いスピン軌道相互作用を持つため交流電場のみでスピン操作を実現することができ、電子スピン操作に必要な外部構造（マイクロマグネットやマイクロストリップライン）が不要であるという利点があります。このため実用的な量子コンピュータ実現に不可欠な量子ビットの大規模集積化に有利とされています。
本研究ではSOI(Silicon-On-Insulator)基板をエッチングして形成した物理形成量子ドットでのホールスピン操作の実装を目指しています。物理形成量子ドットはドットを形成するゲートが不要で、集積化に適した構造です。また、通常極低温下で動作する量子ドットの高温動作が期待され、冷凍機のサンプルスペースによる集積化の律速問題の解決策になると考えています。
本研究ではSOI(Silicon-On-Insulator)基板をエッチングして形成した物理形成量子ドットでのホールスピン操作の実装を目指しています。物理形成量子ドットはドットを形成するゲートが不要で、集積化に適した構造です。また、通常極低温下で動作する量子ドットの高温動作が期待され、冷凍機のサンプルスペースによる集積化の律速問題の解決策になると考えています。
シリコン３角形３重量子ドットにおけるスピン読み出しに向けた要素技術の開発
量子ビットの集積化に向けてシリコンの多重量子ドット構造が注目を集めています。本研究ではこの集積化に向け、2次元的な集積化の最小単位である、3つの量子ドットを3角形状に結合したデバイス(TQD)をSilicon-on-insulator基板をエッチングすることで物理的に作製し、極低温でスピン読み出しに向けての要素技術の開発を行っています。
スピン量子ビットの読み出しを行うシンプルな方法として、電荷センサ(CS)のDC電流値から近傍の量子ドット(QD)の電子状態を観測する方法があります。本研究では、極低温下に設置したローパスフィルタなどを用いることで電流ノイズを低減し、また、パルス電圧をゲートに印加することで、ドット-リード間における単発のトンネル現象の観測を行いました。まず、任意波形発生装置から十分に緩やかな三角波と階段波を出力し、それぞれ別のサイドゲートに入力した際のCS電流の応答を調べました(Fig. 2 (a))。この結果において定常状態でのQD内の電子数変化(N-1個↔N個)を観測しました。続いて、この電子数変化が起こるようにパルスを印加することで、単発のトンネリング現象を捉えました(Fig. 2 (b, c))。パルスは3段階で構成されており、まず一段目で量子ドットからリードに電子をトンネリングさせ(N-1個)、次に新しい電子をリードからドットにトンネリングし(N個)、最後にQDのトンネリングを読み出します(N-1 or N個)。三段目で電流値が階段状に変化していることから、単発のトンネリングを観測に成功しました。
将来的にコヒーレンス時間内のスピン読み出しを行うことが必要なため、DC電流を用いたスピン読み出しよりも広帯域・高速な測定方法が求められます。このような測定系を実現するため、LC共振回路を量子ドットに結合し、RF波の反射率の変化からセンサの抵抗値の変化を観測するRF-SETという技術の開発がされてきました。本研究では、このRF-SETを物理形成量子ドットで実現しました。印加しているRF波の周波数をLC回路の共振周波数に固定し、ゲート電圧 V_GR1を変化させたときの結果をFig.3に示します。量子ドットに期待されるピーク状の電流値の変化が直流で観測されているが(Fig. 3 (a))、それに対応して反射率も変化していることから(Fig. 3 (b))、RF-SETの実現に成功しました。
今後は、これらの要素技術を組み合わせることで、高速なスピン読み出しを実現し、スピン緩和時間などのような量子ビットの重要なパラメーターの測定を行います。
スピン量子ビットの読み出しを行うシンプルな方法として、電荷センサ(CS)のDC電流値から近傍の量子ドット(QD)の電子状態を観測する方法があります。本研究では、極低温下に設置したローパスフィルタなどを用いることで電流ノイズを低減し、また、パルス電圧をゲートに印加することで、ドット-リード間における単発のトンネル現象の観測を行いました。まず、任意波形発生装置から十分に緩やかな三角波と階段波を出力し、それぞれ別のサイドゲートに入力した際のCS電流の応答を調べました(Fig. 2 (a))。この結果において定常状態でのQD内の電子数変化(N-1個↔N個)を観測しました。続いて、この電子数変化が起こるようにパルスを印加することで、単発のトンネリング現象を捉えました(Fig. 2 (b, c))。パルスは3段階で構成されており、まず一段目で量子ドットからリードに電子をトンネリングさせ(N-1個)、次に新しい電子をリードからドットにトンネリングし(N個)、最後にQDのトンネリングを読み出します(N-1 or N個)。三段目で電流値が階段状に変化していることから、単発のトンネリングを観測に成功しました。
将来的にコヒーレンス時間内のスピン読み出しを行うことが必要なため、DC電流を用いたスピン読み出しよりも広帯域・高速な測定方法が求められます。このような測定系を実現するため、LC共振回路を量子ドットに結合し、RF波の反射率の変化からセンサの抵抗値の変化を観測するRF-SETという技術の開発がされてきました。本研究では、このRF-SETを物理形成量子ドットで実現しました。印加しているRF波の周波数をLC回路の共振周波数に固定し、ゲート電圧 V_GR1を変化させたときの結果をFig.3に示します。量子ドットに期待されるピーク状の電流値の変化が直流で観測されているが(Fig. 3 (a))、それに対応して反射率も変化していることから(Fig. 3 (b))、RF-SETの実現に成功しました。
今後は、これらの要素技術を組み合わせることで、高速なスピン読み出しを実現し、スピン緩和時間などのような量子ビットの重要なパラメーターの測定を行います。
直列３重量子ドットにおける長距離相互作用の研究
量子ドットの大規模集積化に伴い、物理的に離れた位置に存在する量子情報間で効率的な量子操作を行うことが困難になるという問題が生じます。通常量子情報処理に利用される量子ドット間の相互作用はトンネル結合によって実現されるが、このような相互作用は距離に対して指数関数的に減衰するため、最近傍の隣り合った量子ドット間でしか効果がないとされてきました。しかし近年、隣り合っていない量子ドット間での相互作用(長距離相互作用)を示す実験結果が報告されています。
本研究では、シリコン直列３重量子ドットの左右の離れた量子ドットに着目することで、シリコン系における長距離相互作用の研究を行います。
本研究では、シリコン直列３重量子ドットの左右の離れた量子ドットに着目することで、シリコン系における長距離相互作用の研究を行います。
集積に適したシリコン量子ドットデバイス構造の検討
一般的なシリコン量子ドットデバイスは、量子ドットの形成や制御に必要な電極の数が多いため、複数の量子ビットを集積することが困難です。一方、小寺研究室で研究を進めているSOIタイプの物理形成量子ドットデバイスは、量子ドット構造を電極で静電的に形成するのではなく、SOI層に電子ビーム露光を施すことにより物理的に量子ドット構造を形成するため、必要な電極の数を減らすことができます。現在は、このデバイスにおいて電極に電圧を印加した際の静電ポテンシャル分布やキャリア分布のシミュレーションに取り組んでおり、より集積に適したデバイス構造を探求しています。今後は、シミュレーションによる検討結果を元にデバイスの試作や測定も行う予定です。
大規模集積化に向けたNISQ構造の提案
近年NISQ(Noisy Intermediate-Scale Quantum computer)が実用化の観点から注目を集めています。NISQは誤り訂正機能を持たない簡易的な量子コンピュータであるものの、量子科学計算など一部の分野ではその実用化が期待されています。また、将来的な誤り訂正機能付きの量子コンピュータ実現に向けても、量子アルゴリズムやアーキテクチャ研究への活用の観点から注目を集めています。
本研究では理化学研究所樽茶研究室と共同でSi/SiGe量子ドットを二次元集積したNISQ構造の提案を行っています。シリコンスピン量子ビットはqubitの専有面積が小さいため量子コンピュータの実用化に不可欠な大規模集積化に有利とされています。この特徴を生かし更なる集積化・実用化に向けた提案をしたいと考えています。
本研究では理化学研究所樽茶研究室と共同でSi/SiGe量子ドットを二次元集積したNISQ構造の提案を行っています。シリコンスピン量子ビットはqubitの専有面積が小さいため量子コンピュータの実用化に不可欠な大規模集積化に有利とされています。この特徴を生かし更なる集積化・実用化に向けた提案をしたいと考えています。
極低温CMOS回路と半導体量子ビットデバイスの統合
半導体スピン量子ビットチップは、熱エネルギーの影響を最小限にするために10 mK ~ 4 Kの極低温環境に設置されます。従来、このような環境下に設置された量子ビットは、室温部に設置された大型の装置群から室温〜極低温部に設置されたケーブルを通じて制御されてきました。しかし、この構成では、量子ビット数の増大に伴い、室温からの熱流入の増加、冷凍機内部の物理的なスペースの限界、制御信号の質の低下といった問題が発生します。これらの問題を解決するために、極低温下で量子ビットの制御信号を生成・処理する極低温エレクトロニクスの導入が不可欠となっています。そこで、本研究室では神戸大学 永田・三木研究室との連携の元、極低温CMOS回路と半導体量子ビットデバイスを統合し、動作実証をする研究を推進しています。特に、最新の半導体集積回路でも用いられていて集積化に有望なインターポーザ技術に着目しており、最近では、ESD保護回路やセレクタ回路を備えたアクティブインターポーザへ半導体量子ドットデバイスをフリップチップ実装し、動作実証に成功しています [1,2]。現在は、より多彩で複雑な機能を備えた極低温CMOS回路と半導体量子ビットデバイスの統合を目指して研究を進めています。
参考文献
[1] T. Futaya, R. Mizokuchi, M. Taguchi, T. Miki, M. Nagata, J. Yoneda, and T. Kodera, “Cryogenic flip-chip interconnection for silicon qubit devices,” Jpn. J. Appl. Phys., 63, 03SP64 (2024).
[2] K. Higashimomo, R. Mizokuchi, M. Taguchi, T. Miki, M. Nagata, and T. Kodera, “Active silicon interposer with integrated CMOS selector circuits for silicon qubits,” Jpn. J. Appl. Phys., 65, 03SP19 (2026).
[3] 菅野 雄介, 「シリコン電子スピン型量子コンピュータ開発」, 電子情報通信学会誌, 107, 846-853 (2024).
[1] T. Futaya, R. Mizokuchi, M. Taguchi, T. Miki, M. Nagata, J. Yoneda, and T. Kodera, “Cryogenic flip-chip interconnection for silicon qubit devices,” Jpn. J. Appl. Phys., 63, 03SP64 (2024).
[2] K. Higashimomo, R. Mizokuchi, M. Taguchi, T. Miki, M. Nagata, and T. Kodera, “Active silicon interposer with integrated CMOS selector circuits for silicon qubits,” Jpn. J. Appl. Phys., 65, 03SP19 (2026).
[3] 菅野 雄介, 「シリコン電子スピン型量子コンピュータ開発」, 電子情報通信学会誌, 107, 846-853 (2024).
正孔スピン量子ビット集積化に向けたゲルマニウム量子ドットの研究
シリコンなどのⅣ族半導体を用いた量子ドットは核スピンが少ないことからコヒーレンス時間が長く，スピン量子ビットの有力な候補と考えられています。その中でも、ゲルマニウムは重い正孔の有効質量が小さいため顕著な量子効果を示すだけでなく、強いスピン軌道相互作用を持ち、その将来性が期待されています。強いスピン軌道相互作用は交流磁場なしでのスピン操作を可能にするため、簡素な構造で量子ビットが実現できるようになります。本研究では、ゲルマニウム量子ドットの作製・特性評価を繰り返し行うことで高性能な量子ドットを実現し、スピン量子ビットの集積化を目指します。
シリコン系における表面弾性波を用いた単一電子輸送技術の開発
GaAs 系の半導体２次元電子系においては、表面弾性波を用いて離れた２つの量子ドット間で単一電子やそのスピン状態を任意のタイミングで輸送できることが示されています。しかしGaAs 系は核スピンによる超微細相互作用の影響で電子スピンがコヒーレンスを失いやすいという問題点があります。
本研究では、表面弾性波を用いた単一電子輸送技術を将来の量子情報デバイスとして有望なシリコン系で実現することを目指します。
本研究では、表面弾性波を用いた単一電子輸送技術を将来の量子情報デバイスとして有望なシリコン系で実現することを目指します。
シリコン量子ドットにおけるノイズ解析とノイズ相関
シリコンスピン量子ビットでは主に2つのノイズが支配的です。1つは磁気ノイズであり、これは材料中の核スピンに起因します（シリコンであればSi29が核スピンをもちます）。もう一方は電荷ノイズであり、材料中の酸化膜界面の不純物等に由来します。本研究室ではこれらのノイズについての理解を深めるために、単一量子ドットのノイズスペクトル解析（自己相関ノイズ解析）や複数量子ドット間におけるノイズの類似度解析（相互相関ノイズ解析）を行っています。量子ビットに加わるノイズを正確に理解することで操作忠実度の向上や集積化に向けた構造最適化への応用が期待されます。
直近では上記に加えてドット間の電荷遷移に関わるノイズ（トンネルノイズ）の測定・解析も進めています。
直近では上記に加えてドット間の電荷遷移に関わるノイズ（トンネルノイズ）の測定・解析も進めています。
大規模量子コンピュータに向けたホットシリコン量子ビットの実現
本研究室では、シリコン量子ビット系を用いて、1~2K程度の温度（通常は100mK近傍）での動作量子ビット（ホットシリコン量子ビット）の実現も目指しています。ホットシリコン量子ビットが実現すれば、許容される発熱量が大きくなるため、量子ビット近傍に制御回路を配置することが可能になり、室温部からの制御用配線を減らすことができます。このように低温部で制御の一部を行うことで、量子ビット数の増加に伴う室温配線数の増加を抑制でき、大規模化に対応することができます。
高温化の課題として、温度上昇に伴う量子情報保持時間の低下が知られています。この課題を打ち破るべく、未開拓の物理を解明し、量子情報保持時間が極大値をとるスイートスポットの探索に挑戦しています。
また、量子ビットの性能の観点から電子スピン系とホールスピン系の比較を行うことで、高性能なホットシリコン量子ビット系の構築に繋げることを目指しています。
高温化の課題として、温度上昇に伴う量子情報保持時間の低下が知られています。この課題を打ち破るべく、未開拓の物理を解明し、量子情報保持時間が極大値をとるスイートスポットの探索に挑戦しています。
また、量子ビットの性能の観点から電子スピン系とホールスピン系の比較を行うことで、高性能なホットシリコン量子ビット系の構築に繋げることを目指しています。